|
关注：1
2013-05-23 12:21
求翻译：In digital logic mode, the output signal is either logic high (~Vcc) or low (i.e. ground level), and ideally the phototransistor goes into saturation when the transistor output switches to logic high so that the power consumption would be at a very low level. Typically, for a silicon-based phototransistor, the saturati是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
In digital logic mode, the output signal is either logic high (~Vcc) or low (i.e. ground level), and ideally the phototransistor goes into saturation when the transistor output switches to logic high so that the power consumption would be at a very low level. Typically, for a silicon-based phototransistor, the saturati
问题补充： |
|
2013-05-23 12:21:38
在数字逻辑模式下，输出信号是逻辑高（ 〜 VCC）或低（即地电平） ，并且理想的光电晶体管进入饱和时，晶体管输出切换到逻辑高，以使功率消耗将是在非常低的
|
|
2013-05-23 12:23:18
在数字式逻辑方式下，输出信号是低的逻辑高(~Vcc)或(即底层)，并且光电晶体管理想地说进入饱和，当晶体管输出开关逻辑高时，以便电力消费在一非常低级。一般，为一个基于硅的光电晶体管，横跨收藏家的饱和电压和放射器， VCE，在0.3 V或较少。
|
|
2013-05-23 12:24:58
在数字式逻辑方式，输出信号是逻辑高 (~Vcc) 或低的 (即。 底层)和光电晶体管理想地进入饱和，当晶体管产品开关逻辑高，以便电力消费在一非常低级。 一般，为一个基于硅的光电晶体管，饱和电压横跨收藏家和放射器， VCE，在0.3 V或较少。
|
|
2013-05-23 12:26:38
在数字逻辑模式下，输出信号是高或者逻辑电路 (~ Vcc） 或低 (即地面水平），和最理想的是光敏三极管进入饱和时晶体管输出切换到逻辑高，这样，功率消耗会在非常低的水平。通常情况下，以硅为基础的光敏三极管，跨收集器和发射器，VCE，饱和电压会在 0.3 V 或更少。
|
|
2013-05-23 12:28:18
在数字逻辑模式中，产量的信号是每逻辑高 (~ Vcc ) 或低 ( 即地水平 )，在理想状况下 phototransistor 在晶体管产品切换到时进入饱和逻辑高，以便力量消耗会是在很低水平。通常，对一基于硅的 phototransistor，在收藏家和射极， VCE 另一边的饱和电压，会在 0.3 V 或更少。
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
