|
关注：1
2013-05-23 12:21
求翻译：Error (10170): Verilog HDL syntax error at xx.v(114) near text "always"; expecting "end"是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
Error (10170): Verilog HDL syntax error at xx.v(114) near text "always"; expecting "end"
问题补充： |
|
2013-05-23 12:21:38
错误（ 10170 ） ： Verilog HDL语言的语法错误在xx.v （ 114 ）附近的文本“总是” ;
|
|
2013-05-23 12:23:18
正在翻译，请等待...
|
|
2013-05-23 12:24:58
错误 (10170) ： Verilog HDL句法错误在xx.v( 114) 在文本附近“总”; 期望“末端”
|
|
2013-05-23 12:26:38
在文本"总是"； 附近的 xx.v(114) 错误 (10170): 语言 HDL 语法错误期待"结束"
|
|
2013-05-23 12:28:18
正在翻译，请等待...
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
