|
关注：1
2013-05-23 12:21
求翻译：Each of these functions may be represented by an independent block,or sub-blockinside FPGA.Toperforma specific application task the necessary blocks must be called and connected in a project, then compiled and downloaded into the FPGA.All the functional blocks of the TRP module were developed in Verilog language and co是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
Each of these functions may be represented by an independent block,or sub-blockinside FPGA.Toperforma specific application task the necessary blocks must be called and connected in a project, then compiled and downloaded into the FPGA.All the functional blocks of the TRP module were developed in Verilog language and co
问题补充： |
|
2013-05-23 12:21:38
所有这些功能可以由一个独立的模块，或子blockinside FPGA.Toperforma特定应用任务所需的块必须被调用，并连接在一个项目来表示，然后编译并下载到FPGA.All的TRP模块的功能模块
|
|
2013-05-23 12:23:18
这些作用中的每一个也许由一个独立块代表，或者在项目必须叫和连接子blockinside FPGA.Toperforma具体应用任务必要的块，使用从XILINX的艾斯10.1工具然后编写和下载入FPGA.All TRP模块的功能块在Verilog语言被开发了并且被编写了。
|
|
2013-05-23 12:24:58
每一个个这些个作用也许由一个独立块代表，或者在项目必须叫和连接次级blockinside FPGA.Toperforma具体应用任务必要的块，然后编写和下载入FPGA.All TRP模块的功能块在Verilog语言被开发了并且使用ISE 10.1工具被编写了从XILINX。
|
|
2013-05-23 12:26:38
这些函数的每个可能由一个独立的块或 sub blockinside FPGA 为代表。Toperforma 特定的应用程序任务的必要的块必须被称为和连接在项目中，然后再编译和下载到 FPGA。TRP 模块的所有功能块被在 Verilog 语言中开发和使用从 XILINX ISE 10.1 工具编译。
|
|
2013-05-23 12:28:18
每个这些功能中可能被一条独立街区，或子 blockinside 必要街区必须称为的 FPGA.Toperforma 细节申请任务代表和在一个项目中连接，然后编辑和到 FPGA.All 中下载 TRP 模块的实用街区在 Verilog 语言方面被开发和编辑使用来自 XILINX 的 ISE 10.1 工具。
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
