当前位置:首页 » 翻译 
  • 匿名
关注:1 2013-05-23 12:21

求翻译:FPGA based fast and high-throughput 2-slow retiming 128-bit AES encryption algorithm是什么意思?

待解决 悬赏分:1 - 离问题结束还有
FPGA based fast and high-throughput 2-slow retiming 128-bit AES encryption algorithm
问题补充:

  • 匿名
2013-05-23 12:21:38
基于FPGA的快速,高通量2慢重定时, 128位AES加密算法
  • 匿名
2013-05-23 12:23:18
FPGA快速地根据和高生产量2慢再定时128位AES加密算法
  • 匿名
2013-05-23 12:24:58
FPGA快速地根据和高生产量2慢retiming的128位AES加密算法
  • 匿名
2013-05-23 12:26:38
基于 FPGA 的快速和高吞吐量 2-慢时序重构 128 位 AES 加密算法
  • 匿名
2013-05-23 12:28:18
FPGA 设立快和高吞吐量 2 缓慢个重新时段 128 位的 AES 加密算法
 
 
网站首页

湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区

 
关 闭