|
关注：1
2013-05-23 12:21
求翻译：Phase accumulator consists of N-bit adder and N-bit accumulator, when a clock pulse fc arrives, adder calculates the sum of frequency control word K and accumulative phase output of accumulator and sends the result to the input of accumulator. Accumulator sends the new phase generated by adder in the previous clock pul是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
Phase accumulator consists of N-bit adder and N-bit accumulator, when a clock pulse fc arrives, adder calculates the sum of frequency control word K and accumulative phase output of accumulator and sends the result to the input of accumulator. Accumulator sends the new phase generated by adder in the previous clock pul
问题补充： |
|
2013-05-23 12:21:38
相位累加器由N位加法器和N位累加器，当一个时钟脉冲的FC到来时，加法器来计算频率控制字K和累加器的累积相位输出的总和，并把结果发送到累加器的输入。
|
|
2013-05-23 12:23:18
状态积聚者有 N-一点点欧洲产的小毒蛇和 N-一点点的积聚者,当时钟脉膊 fc 到达的时候，欧洲产的小毒蛇计算频率控制字 K 的总数而且计算积聚者的积聚状态输出而且将结果送到积聚者的输入。积聚者送向后地到欧洲产的小毒蛇的输入在早先的时钟脉膊中被欧洲产的小毒蛇产生的新的状态，因此，欧洲产的小毒蛇在下一个时钟脉膊中状态和 K 不断地拿总数。
|
|
2013-05-23 12:24:58
正在翻译，请等待...
|
|
2013-05-23 12:26:38
相位累加器由 N 位加法器和 N 位累加器，当时钟脉冲 fc 到达、 加法器计算的频率控制字 K 总和和蓄能器的累积相位输出，并将结果发送到蓄能器的输入。蓄能器发送由加法器在以前的时钟脉冲输入加法器，回生成，所以加法器获取连续相和 K 的总和在下一个时钟脉冲的新阶段。相位累加器控制频率控制字 K.相位累加器的线性积累不断积累 K 每时钟脉冲，因此它的输出是混合信号的相位和其溢出频率是 DDS 输出信号的频率。通过对相位累加器输出被用作波记忆的地址，波波记忆存储是编码 （二进制编码） 信号到模拟信号，即低通滤波器消除不必要的取样分量。
|
|
2013-05-23 12:28:18
阶段累加器包括N位加法器，并且N位累加器，当时钟脉冲fc到达时，加法器计算频率控制词K和累加器累积阶段产品的总和并且寄发结果到累加器输入。 累加器在早先时钟脉冲送加法器引起的新的阶段回到加法器输入，因此加法器在下时钟脉冲连续得到总和的阶段和K。 经常逐步采用累加器控制线性储积频率控制词K。 阶段累加器积累K每时钟脉冲，因而它的产品是阶段复合信号，并且它的溢出频率是二氨基二苯基砜输出信号频率。 通过阶段使用的累加器的产品手段，因为波浪存储地址，在波浪记忆存放的波浪是编码(二进制编制程序) 到类似物，即。 低通滤波器消灭多余的采样组分。
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
