|
关注：1
2013-05-23 12:21
求翻译：Second, begin with DDR3 introduce the Write Leveling, the DQS signal have the very large trace length freedom, which don’t need be restrict a small distance refer the CLK signal. But in the design guide “DQS can be shorter than CLK using effective lengths by up to 25.4mm, DQS can be longer than CLK effective lengths by是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
Second, begin with DDR3 introduce the Write Leveling, the DQS signal have the very large trace length freedom, which don’t need be restrict a small distance refer the CLK signal. But in the design guide “DQS can be shorter than CLK using effective lengths by up to 25.4mm, DQS can be longer than CLK effective lengths by
问题补充： |
|
2013-05-23 12:21:38
正在翻译，请等待...
|
|
2013-05-23 12:23:18
正在翻译，请等待...
|
|
2013-05-23 12:24:58
其次，從DDR3開始介紹書寫成水平， DQS信號有非常大蹤影長度自由，不需要是制約一個小距離提到CLK信號。 但在設計指南「DQS比CLK可以短使用有效長度25.4mm， DQS比CLK有效長度可以長50.8mm」，并且在CRB壓抑是「0 ns ：0.34725 ns」，您能檢查此？
|
|
2013-05-23 12:26:38
正在翻译，请等待...
|
|
2013-05-23 12:28:18
其次，以 DDR3 开始介绍写变平， DQS 信号有这非常大踪迹长度自由，不需要是限制一段小距离参考 CLK 信号。但是在设计指南中“DQS 可以是比使用由高达 25.4 毫米， DQS 所作的有效的长度的 CLK 比 CLK 更长期可以的更短暂的由高达 50.8 毫米所作的有效的长度”，在 CRB 中强迫是“0 ns:0.34725 ns”，你可以检查这吗？
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
