|
关注：1
2013-05-23 12:21
求翻译：DACs can be daisy-chained by connecting the DOUT terminal of one device to the DIN of the next device in the chain, providing that the setup time, t su(CSS) , (CS low to SCLK high) is greater than the sum of the setup time, t su(DS) , plus the propagation delay time, t pd(DOUT) , for proper timing (see digital input ti是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
DACs can be daisy-chained by connecting the DOUT terminal of one device to the DIN of the next device in the chain, providing that the setup time, t su(CSS) , (CS low to SCLK high) is greater than the sum of the setup time, t su(DS) , plus the propagation delay time, t pd(DOUT) , for proper timing (see digital input ti
问题补充： |
|
2013-05-23 12:21:38
数模转换器可以菊花链由一个设备的DOUT端连接到链中的下一个器件的DIN ，提供了安装时间，T SU（ CSS ） ， （ CS低到高SCLK ）大于总和
|
|
2013-05-23 12:23:18
DAC可采用菊花链式连接.终端的一个设备连接至DIN的下一个设备的链路中,设置时间,T秀(CSS),(CS低,SCLK高)大于总和的设置时间,T秀(DS),加上传播延迟时间,T PD(.),为正确的时间安排(请参阅数字输入时序要求”部分)。 DIN(德国工业标准)的数据显示.,延迟16时钟周期加一个时钟宽度。 .是一个图腾的输出到朝野双方立场对立的低功耗。
|
|
2013-05-23 12:24:58
DACs在链子可以通过连接一个设备DOUT终端daisy-chained到下个设备的DIN，提供设定时间， t su( CSS) ， (CS低到SCLK上流) 大于设定时间， t su DS的总和() ，加上传播延迟时间， t pd( DOUT) ，为了适当的时间 (看数字输入时间要求部分)。 数据在DIN出现于DOUT，延迟由16个时钟周期加上一个时钟宽度。 DOUT是为低功率输出的图腾poled。 当CS是低的时， DOUT在SCLK下落的边缘改变。 当CS高时， DOUT保持在最后数据位元的价值，并且不进入一个高阻抗状态。
|
|
2013-05-23 12:26:38
展能中心可以通过菊花链通过连接一台设备相比终端到 DIN 的链中的下一个设备提供的安装时间，t su(CSS) (CS 低到高的 SCLK) 大于部分之和的设置时间，t su(DS)，再加上的传播延迟时间，t pd(DOUT)，适当的时机 (请参阅数字输入的时序要求部分)。在 DIN 数据出现在相比，推迟了 16 个时钟周期加一个时钟宽度。相比是低功耗的图腾极化输出。在 SCLK 的下降沿低 CS 时相比变化。当 CS 是高的时相比仍保持最后一个数据位的值，并且不会进入高阻抗状态。
|
|
2013-05-23 12:28:18
正在翻译，请等待...
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
