|
关注：1
2013-05-23 12:21
求翻译：One essential point about the D flip-flop(Fig 2(d)) is that when the clock input falls to logic 0 and the outputs can change state, the Q output always takes on the state of the D input at the moment of the clock edge. This was not true of the RS and JK flip-flops.是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
One essential point about the D flip-flop(Fig 2(d)) is that when the clock input falls to logic 0 and the outputs can change state, the Q output always takes on the state of the D input at the moment of the clock edge. This was not true of the RS and JK flip-flops.
问题补充： |
|
2013-05-23 12:21:38
关于D触发器的一个关键点（图2（ d））的是，当在时钟输入下降为逻辑0并且输出可以改变状态， Q输出总是在的瞬间发生在D输入端的状态
|
|
2013-05-23 12:23:18
一个重要的一点D触发器(图2(d)段),在时钟输入属于逻辑0和输出可以更改状态,Q输出一直是国家的D输入时的时钟边缘。 这并不是真正的斯普斯卡共和国和JK触发器。
|
|
2013-05-23 12:24:58
一根本点关于D啪嗒啪嗒的响声(2( d)) 是，当时钟输入下跌到逻辑0时，并且产品可能改变状态， Q总输出的作为在D的状态当时输入时钟脉冲边沿。 这不是真实的RS和JK啪嗒啪嗒的响声。
|
|
2013-05-23 12:26:38
关于 D 触发器的一个基本要点 (无花果节余是当属于逻辑 0 的时钟输入和输出可以改变状态，Q 输出总是需要 D 输入时钟边沿时刻的状态。这不是真正的 RS 和 JK 触发器。
|
|
2013-05-23 12:28:18
正在翻译，请等待...
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
