求翻译：本文设计了一款基于SMIC 0.18µm标准CMOS工艺的10-bit 自校准CMOS分段式模数转换芯片。采用5+5分段式结构，通将DAC电容阵列分成高5位和低5位的结构，以及额外添加补偿电容的方法，提高电容之间的匹配，同时也降低了电容阵列的功耗。采用线性开关，提高采样速率。同时采用一种匹配性能较好的电容阵列进行版图布局，提高整体芯片的对称性，降低寄生参数的影响。最终在输入信号频率0.9562MHz，时钟频率125MHz 情况下SNDR后结果超过60dB。提高芯片性能的转换精度的同时，降低了芯片的整体面积以及功耗。是什么意思？

null

This design is based on a standard SMIC 0.18 µm CMOS process, the 10-bit self calibrating CMOS segmented analog-to-digital conversion chip. The use of sub-paragraph 5+5 structure, through the DAC capacitor array is divided into 5-bit and 5-bit low in the structure of the additional compensation capa

正在翻译，请等待...

正在翻译，请等待...

null