|
关注：1
2013-05-23 12:21
求翻译：When TSR ON is asserted ( logic 1 ), the arrival of the next firing pulse causes both final firing bits, FP1 and FP2 on the right, to be asserted ( logic 1 ) until TSRON is reset back to 0.是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
When TSR ON is asserted ( logic 1 ), the arrival of the next firing pulse causes both final firing bits, FP1 and FP2 on the right, to be asserted ( logic 1 ) until TSRON is reset back to 0.
问题补充： |
|
2013-05-23 12:21:38
当TSR对置（逻辑1），下一个触发脉冲的到来使双方最后的射击位，FP1和FP2的权利，也不能断言（逻辑1），直到TSRON被复位为0。
|
|
2013-05-23 12:23:18
当TSR是关于所称(逻辑1),下一班抵港发射脉冲发射双边投资条约最后两个原因,FP1和FP2的权利,就称(逻辑1)直至tsron是重置回0。
|
|
2013-05-23 12:24:58
正在翻译，请等待...
 |
|
2013-05-23 12:26:38
正在翻译，请等待...
|
|
2013-05-23 12:28:18
当TSR对置（逻辑1），下一个触发脉冲的到来使双方最后的射击位，FP1和FP2的权利，也不能断言（逻辑1），直到TSRON被复位为0。
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
