|
关注：1
2013-05-23 12:21
求翻译：DS18B20 and the main chip connection diagram shown in Figure 2: DS18B20 number one pin grounded, then on the 3rd pin high and the 2nd pin then a 5. 1K of the pull-up resistor, at the same time received a single output signal of the PD0 pin. Pull-up is to pull the uncertainty signal through a resistor embedded in the hi是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
DS18B20 and the main chip connection diagram shown in Figure 2: DS18B20 number one pin grounded, then on the 3rd pin high and the 2nd pin then a 5. 1K of the pull-up resistor, at the same time received a single output signal of the PD0 pin. Pull-up is to pull the uncertainty signal through a resistor embedded in the hi
问题补充： |
|
2013-05-23 12:21:38
DS18B20与主芯片连接图如图2所示：DS18B20数字一个引脚接地，然后在第三针和第二针，然后5。 1K的上拉电阻，在同一时间，收到了单一的PD0引脚输出信号。拉是拉电阻器的电流限制在同一时间通过嵌入在高的地方，阻力不确定性的信号。计划，以确保从DQ引脚处于高阻抗状态开始，让你可以上拉电阻拉来的高DQ。主芯片，同时也可以是外部的现场报警蜂鸣器。
|
|
2013-05-23 12:23:18
ds18b20和主芯片上连接图图2所示:ds18b20数字一针脚接地,然后在第3引脚拉高,第二个pin,那么一个5。 1k的上拉电阻,同时收到一个单一的输出信号的pd0引脚。 上拉电阻的不确定性是拉动嵌入式信号通过一个电阻器在高处,在同一时间当前－limited电阻。
|
|
2013-05-23 12:24:58
DS18B20和在上图显示的主要芯片接线图2 ： DS18B20在第3个别针高和第2个别针着陆的，然后第一别针然后5。 1K拉扯电阻器，同时被接受PD0别针的一个唯一输出信号。 拉扯是通过在高地方同时埋置的电阻器，抵抗潮流拉扯不确定性信号-有限。 节目从DQ别针在高阻抗状态保证起点，因此您在能拉扯拉扯电阻器对高DQ。 同时主要芯片可以也是一台外在站点警报蜂音器。
|
|
2013-05-23 12:26:38
DS18B20 与图 2 所示的主芯片连接图： 接地 DS18B20 第一针，然后在第三针高和第二届然后销 5。1 K 的上拉电阻，在同一时间收到 PD0 引脚的信号输出。上拉是拉不确定性信号通过一个电阻嵌入高的场所，在同一时间当前 －limited 的电阻。从高阻抗状态，确保开始，这样，你可以拖拽到高 DQ 的上拉电阻的 DQ pin 的程序。在同一时间的主芯片也可以是外部网站报警蜂鸣器。
|
|
2013-05-23 12:28:18
DS18B20 和在图 2 中被显示的主要芯片连接图表：DS18B20 自身利益针搁浅，然后在第 3 根针上高和第 2 根针然后 5。拉起动作抵抗者的 1K，在同时收到 PD0 针的单个被输出的信号。拉起动作是通过被嵌入高地方的一个抵抗者拉不确定性信号，同时的流的抵抗 - 限制。确保那的从在高阻抗州的 DQ 针的程序起点，以便你可以在对高 DQ 的拉起动作抵抗者拉。在同时主要芯片也可能是一个外部地点警示蜂鸣器。
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
