求翻译：partiti0n.s. Generated circuit layouts of partitioned MCNC benchmark circuits demonstrate the superiority of 3-D circuit是什么意思？

待解决

悬赏分：1 - 离问题结束还有

partiti0n.s. Generated circuit layouts of partitioned MCNC benchmark circuits demonstrate the superiority of 3-D circuit

问题补充：

匿名	2013-05-23 12:21:38 partiti0n.s。分区MCNC基准电路产生电路布局展示3-D电路的优越性

匿名	2013-05-23 12:23:18 分区中0n.s. mcnc生成电路布局分区基准电路的表现出优势的3-d电路

匿名	2013-05-23 12:24:58 正在翻译，请等待...

匿名	2013-05-23 12:26:38 partiti0n.s。生成电路布局的分区 MCNC 基准电路展示三维电路的优势

匿名	2013-05-23 12:28:18 partiti0n.s.被生成被区分的 MCNC 基准的电路布局巡游显示 3-D 的优越电路

本站所有资料来源于互联网，如有侵权，请联系本站，青云翻译网沪ICP备07509807号-1 鄂公网安备42018502000813号