|
关注：1
2013-05-23 12:21
求翻译：Generated circuit layouts of partitioned MCNC benchmark circuits demonstrate the superiority of 3-D circuit layouts over planar circuit layouts especially for increased circuit sizes.是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
Generated circuit layouts of partitioned MCNC benchmark circuits demonstrate the superiority of 3-D circuit layouts over planar circuit layouts especially for increased circuit sizes.
问题补充： |
|
2013-05-23 12:21:38
分区MCNC基准电路产生电路布局展示平面电路设计的3-D电路布局的优势，特别是增加了电路尺寸。
|
|
2013-05-23 12:23:18
mcnc生成电路布局分区基准电路的表现出优势的3-d电路布局在平面电路布局尤其是增加电路尺寸。
|
|
2013-05-23 12:24:58
被分成的MCNC基准电路引起的电路图展示三维电路图平面电路图优势特别是为增加的电路大小。
|
|
2013-05-23 12:26:38
生成的电路布局已分区 MCNC 基准电路的平面电路布局，尤其是对于增加的电路大小超过展示三维电路布局的优越性。
|
|
2013-05-23 12:28:18
正在翻译，请等待...
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
