|
关注：1
2013-05-23 12:21
求翻译：In the control sequence as shown in figure 3-3, the first decline in clock cycles, sampling the analog input voltage comparator comparator, the comparator module, ensure the data is high, the last in the second clock cycles to rise at the same time, low voltage reference voltage and a high level of data是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
In the control sequence as shown in figure 3-3, the first decline in clock cycles, sampling the analog input voltage comparator comparator, the comparator module, ensure the data is high, the last in the second clock cycles to rise at the same time, low voltage reference voltage and a high level of data
问题补充： |
|
2013-05-23 12:21:38
在控制序列如图3-3所示，在时钟周期的第一个下降，采样模拟输入电压比较的比较器，所述比较器模块，保证了数据为高时，最后在第二时钟周期上升的同时
|
|
2013-05-23 12:23:18
在控制如图所示,按顺序在图3-3,在第一次出现下降的时钟周期数,采样的模拟输入电压比较器比较器,比较器模块,则请确保数据是很高,在最后第二个时钟周期的上升同时,低电压参考电压和一个高水平的数据
|
|
2013-05-23 12:24:58
在控制序列如图3-3所显示，第一种衰落在时钟周期，抽样模拟输入电压比较器比较器，比较器模块，保证数据是高，为时在第二个时钟周期同时上升，低压参考电压和高级的数据
|
|
2013-05-23 12:26:38
在控制序列如图所示，在图 3-3，首次下降时钟周期采样模拟输入的电压比较器比较，比较器模块，确保数据是高的最后在第二个时钟周期上升的同时，低电压参考电压和高水平的数据
|
|
2013-05-23 12:28:18
正在翻译，请等待...
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
