|
关注：1
2013-05-23 12:21
求翻译：When the input to the PWMIN pin remains high-level for a certain period, the IC judges that the duty is 0%, causing the CSD circuit count to be reset and the output from the HB pin to become low level是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
When the input to the PWMIN pin remains high-level for a certain period, the IC judges that the duty is 0%, causing the CSD circuit count to be reset and the output from the HB pin to become low level
问题补充： |
|
2013-05-23 12:21:38
当输入到PWMIN引脚保持高级别在一段时间内，将IC判断为占空比为0％ ，使CSD电路计数被复位，并从HB引脚的输出成为低电平
|
|
2013-05-23 12:23:18
正在翻译，请等待...
|
|
2013-05-23 12:24:58
当输入到PWMIN别针依然是高级在某一期间，集成电路法官义务是0%，造成CSD电路计数被重新设置和产品从HB别针变得低级
|
|
2013-05-23 12:26:38
当 PWMIN 引脚输入仍然是高级别一定时期内，IC 法官的职责是 0%，造成惩教署电路计数被重置，从 HB 引脚输出成为低水平
|
|
2013-05-23 12:28:18
当输入到 PWMIN 针持续一段时间仍然是高层的， IC 法官那责任是 0%，使 CSD 电路计数是重置和变得低水平的从 HB 针的产品
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
