|
关注：1
2013-05-23 12:21
求翻译：The chip architecture and the EP memory buffer can support 16 logical EPs and 5 physical EPs for FS, and 3 physical EPs for LS. The logical EP is a EP number visible to the host. One logical EP number can be assigned to two physical EPs, but these two EPs can have different characteristics. During the control transfer是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
The chip architecture and the EP memory buffer can support 16 logical EPs and 5 physical EPs for FS, and 3 physical EPs for LS. The logical EP is a EP number visible to the host. One logical EP number can be assigned to two physical EPs, but these two EPs can have different characteristics. During the control transfer
问题补充： |
|
2013-05-23 12:21:38
芯片架构和EP内存缓冲区，可以支持16个逻辑EPS FS 5物理EPS，3 LS物理EPS。逻辑EP是EP主机可见。一个逻辑EP号码可以分配到两个物理EPS，但是这两个EPS可以有不同的特点。控制传输过程中，安装包传送到解码安装包设置数据缓冲区。设备地址缓冲存储设备是由主机设备枚举过程中分配的地址。
|
|
2013-05-23 12:23:18
该芯片架构和ep内存缓冲区可以支持16个逻辑eps和5个物理的epsfs和物理的eps3ls。 ep是一项环保的逻辑数的主机可见。 一个逻辑ep号码可以被分配到两个物理eps,但这两个eps可以具有不同的特性。 在控制转移,“设置数据包被路由到数据缓冲区的设置是在安装数据包进行解码。
|
|
2013-05-23 12:24:58
晶片结构和EP记忆缓冲可能支持16逻辑EPs和5物理EPs为FS和3物理EPs为LS。 逻辑EP是EP数字可看见到主人。 一个逻辑EP数字可以被分配到二物理EPs，但这二EPs可能有不同的特征。 在控制转移期间，设定小包寻址对设定数据缓冲区，设定小包被解码。 设备地址缓冲存储器由主人分配在设备列举期间的设备地址。
|
|
2013-05-23 12:26:38
芯片结构和 EP 的内存缓冲区可支持 16 逻辑 EPs 和 5 物理 EPs 为财政司司长和 3 物理 EPs ls。逻辑的 EP 是 EP 数字可见到主机。一个逻辑 EP 号码可以分配给两个物理 EPs，但这些两个 EPs 可以有不同的特点。控制在传输过程中安装数据包将被路由到安装程序数据缓冲区进行解码安装包的位置。设备地址缓冲区存储分配由主机设备枚举过程中的设备地址。
|
|
2013-05-23 12:28:18
芯片建筑和 EP 记忆缓冲器可以支持 16 逻辑 EPs 和 5 对于 FS， 3 的物质的 EPs 对于 LS 的物质的 EPs。逻辑 EP 是一个 EP 数字可见跟主人。一个逻辑 EP 数字可以被分配给两项体格检查 EPs，但是这些二 EPs 可以有不同特征。在控制转移期间，设置包裹到设置数据缓冲被传送哪里设置 包裹被解码。设备地址缓冲器存储在设备列举期间被主人指定的设备地址。
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
