|
关注：1
2013-05-23 12:21
求翻译：The design was implemented using version 4.2i (speed-file version 1.96) of the Xilinx tool suite. The 50 MHz clock frequency was achieved using a -5 speed grade Virtex-II device. The utilization data is: 1808 logic slices and 18 embedded是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
The design was implemented using version 4.2i (speed-file version 1.96) of the Xilinx tool suite. The 50 MHz clock frequency was achieved using a -5 speed grade Virtex-II device. The utilization data is: 1808 logic slices and 18 embedded
问题补充： |
|
2013-05-23 12:21:38
设计使用的Xilinx工具套件4.2i版本（速度文件版本1.96）。使用-5速度级别的Virtex-II器件实现了50 MHz的时钟频率。利用数据是：1808逻辑片和18个嵌入式
|
|
2013-05-23 12:23:18
这项设计实施使用的是版本4.2(速度的文件版本1.96)xilinx工具套件。 50mhz的时钟频率达到了使用一个速度等级-5virtex-ii设备。 利用率数据为:1808逻辑层和18嵌入式
|
|
2013-05-23 12:24:58
设计使用版本4.2i (速度文件版本被实施了1.96)的Xilinx工具随员。 50兆赫钟频使用-5速度等级Virtex-II设备达到了。 运用数据是： 嵌入的1808年逻辑切片和18
|
|
2013-05-23 12:26:38
设计是使用 Xilinx 工具套件的版本 4.2i （速度文件版本 1.96） 实现的。使用-5 速度容量 II 级设备实现了 50 MHz 时钟频率。利用数据是： 1808年逻辑切片和 18 嵌入
|
|
2013-05-23 12:28:18
设计使用版本被实施 4.2i( 速度文件的版本 1.96) Xilinx 工具套房中。50 MHz 时钟频率被完成使用 - 5 速度等级 VirtexII 设备。使用数据是：1808 年逻辑切和 18 嵌套
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
